_EUROPEAN PATENT OF TCE

. Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE : 11121498 : 30-04-99

APPLICATION DATE
APPLICATION NUMBER

: 20-10-97 : 09286404

APPLICANT: ROHM CO LTD;

INVENTOR: HIRAGA NORIAKI:


INT.CL.

: H01L 21/60 H01L 23/50

TITLE

: SEMICONDUCTOR INTEGRATED

CIRCUIT DEVICE



ABSTRACT : PROBLEM TO BE SOLVED: To increase the number of pads per chip size.

SOLUTION: A device has a plurality of input/output circuits 4, 10 formed in a semiconductor chip 1 and input/output pads 5 to 7 electrically connected to a plurality of input/output circuits 4, 10, respectively. The input/output pads 5 to 7 and a plurality of inner leads arranged in a frame whereon a semiconductor chip 1 is mounted are electrically connected. Furthermore, the input/output circuits 4, 10 are arranged in two lines. The input/output circuit 10 at a circumferential edge side of the semiconductor chip 1 are formed to a staggered structure, and the input/output pad 6 connected to the input/output circuit 4 at a central side of the semiconductor chip 1 is arranged in one or two or more lines.

COPYRIGHT: (C)1999,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出願公開番号 特開平11-121498

(43)公開日 平成11年(1999)4月30日

(51) lht.Cl.5

識別記号

FI

301A

HOIL 21/60 23/50 301

H 0 1 L 21/60 23/50

301A

審査請求 未請求 請求項の数4 OL (全 6 頁)

(21)出願番号 (22)山願日 特願平9-286404

平成9年(1997)10月20日

(71)出顧人 000116024

ローム株式会社

京都府京都市右京区西院灣崎町21番地

(72)発明者 平賀 則秋

京都市右京区西院灣崎町21番地 ローム株

式会社内


(74)代理人 弁理士 佐野 静夫

(54) 【発明の名称】 半導体集積回路装備

(57)【要約】

【課題】 半導体集積回路装置において、チップサイズ あたりのパッド数を多くする。

「解決手段」 半導体集積回路装置は、半導体チップ1 に形成された複数の入出力回路4、10及び入出力回路4、10尺が入出力回路4、10にそれぞれ電気的に接続された入出力パッドラ~7を備える。入出力パッドラ~7と半導体チップ1が搭載されるフレームに配された複数のインナーリードとは電気的に接続されている。さらに、入出力回路4、10は2列に配列される。そして、半導体チップ1の同路側の入出力回路に10接続された入出力パッド6、7はスタッガード構造とし、半導体チップ1の中央側の入出力回路4に接続された入出力パッド6は1又は2以上の列に配置されている。



【特許請求の範囲】

【請求項1】 複数の入出力回路及び前記入出力回路に それぞれ電気的に接続された入出力ハッドを有する半導 体チップにおいて。

前記入出力回路は前記半導体チップの辺に沿って2列に 配列され、前記半導体チップの周縁側の前記入出力回路 に機続される前記入出力ハッドはスタッカード構造と

し、一方、前記半導体チップの中央側の前記入出力回路 に接続される前記入出力パッドは1又は2以上の列に配 置されて成る半停体集積回路装置。

【請求項2】 前記中央側の入出力同路相互の間及び該中央側の入出力同路に接続されて前記入出力バッド相互の間にスペースが設けられ、かつ、前記局経側の入出力回路に接続されて前記入出かい、下租互の間にもスペースが設けられており、これらのスペースは前記局緩側の入出力回路と前記半導体チッフの中央部に設けられた素子とを接続するチャネルとなっていることを特徴とする請求項1に記載の半導体集積面影装置

【請求項3】 前記半導体チッフが搭数されるフレーム を備え、前記フレームの複数のインナーリードと前記半 導体チップの入出力バッドとを電気的に接続する半導体 集積回路装置において、前記入出力バッドと前記インナーリードとはワイヤボンディングにより接続されている ことを特徴とする請求項1又は請求項2に記載の半導体 集積回路装置。

【請求項4】 前記半導体チップはバンプによる接続方法を用いたことを特徴とする請求項1又は請求項2に記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 室に関し、特に、半導体チップの入出力パッドと半導体 チップを搭載するフレームのインナーリードとをワイヤ ボンディング等により電気的に接続するものに関する。 【0002】

【従来の技術】 連常、半導体キップの周辺部には複数の 入出力パッドが形成される。半導体集積回路装置では、 これらの入出力パッドと、半導体キップが複数されるフ レームに配されたインナーリードとが、何えば、ワイヤ ボンディングすることにより電気的に接続され、半導体 チップとバッケージ外部との間で致的なやりとりを行 うことができるようにかっている。

【0003】そして、半導体チッアへの入出力バッドの 配置方法については、図5に示すように、半導体チップ 1の辺に沿って設けられている入出力回路42に対して 該入出力回路42の列を挟むように2列に配し、かつ各 列のバッドが等間隔となるように入出力バッド43、4 才が配置されているものがあった。このようなバッド配 置を本明細書において「スタッガード」という。

【0004】ここで、半導体チップ1は、図9に示すよ

うに、フレーム21のステージ21 比にデイボンディン できれるなどして搭載されている。ステージ21 はその コーナー部分に存在するカサホートバー22 により保持されたアイラント構造となっている。フレーム24 の任意 の2つのサポートバー22 に挟まれる創版には多数のインデーターデー3 が放射状態配置されている。

【3005】このように、半帯体チッフ1の1辺に対して、バッドが配置された領域よりも広い領域にインナー リード2 3が配置されている。これらのパッドとインナー リード2 3は、例えばワイヤボンディングによるワイヤ3(一部図示)二接続されている。

【〇〇〇6】 いっドとインナーリード23とはワイヤボ ンティングによって接続されている場合、図6に示すよ うに、中央側のハッド413からのワイヤ3 「と、原縁側 のパッド44からのワイヤ3を上が互いて接触しないよ らに2層構造となっている。そのため、図9に示す平面 図においては、中央側ハッドからのワイヤと原縁側バッ ドからのワイヤか、50で示すように、一部で交差する もうに思えても間段がない。

【0007】また、図で伝示すように、半導体チップ1 の辺に沿って1列に入出力パッド4日が配置されている ものがあった。この場合、半導体チップ1上では入出力 回路42から最秋に広がる金銭配線51によってパッド 45に接続がなされている。そして、図8に示すよう に、パッド45とインナーリード23との配線について は、ワイヤ3hが1層構造となっている。したがって、 図9における50に示すサイヤの交換にこでは認めも れない。尚、図5及び図でにおいて、50は入出力回路 42の上に設けられている電源やグランド等の配線層を 未している。

[0008]

【発明が解決しようとする課題】前者のスタッガード構造の場合(図5参照)、1列に置かれている入出力回路 42の個数でパット42の個数でパットでは、1辺に配置できるパット数に関発が洗った。すなわた。チップサイズおたりのパッド教の上限は入出力回路 数 (ドライバ数)によって決定される。このことをドライバリミットという。

【0009】一方、後者のようにパッドを1列に配置した場合(図7参照)、ワイヤボンティング等の技術の関係によって、通常、パッド45の間隔をは入出力回路42の幅もよりも大きくなっている。そのため、パッド45の個数と間隔 s によって全体のチッフサイズが決定されることになる。したがって、チップサイズおたりのパッド数には上限があり、このことをパッドリミットという。

【〇〇10】ところで、半導体ナップでは集積技術の進 歩等により、チップサイズの縮小とパッド数の増大が進 んでいる。しかし、従来の半導体集積回路装置では、チ ップサイズあたりに設けることのできるパッド数が、前 者のスタッカード構造の場合にはドライバリミットによって、一方、後者のハッドを1列に配列した場合にはバッドリミットによって制限されるという問題があった【0011】本発明は上述のドライバリミット及びバッドリミットの問題を解決し、チップサイズあたりのバッド教をさらに多く設けた半導体生精问路装置を提供することを目的とする

[0012]

【課題を解決するための手段】上記目的を達成するため に、本発明では、複数の人出り回路及び前記入出り回路 にそれぞれ電気的に接続された入出りパッドを有する半 導体チッフと、前記半導体チップが搭載されるフレーム とを備え、前記フレームの複数のカンナーリードと前記 半導体・アンの人出りパッドとを電気的に接続する半導体 年級両路装置において、前記入出り回路は前記半導体 チップの近に沿ってこ列に配列され、前記半導体チッフ の間縁側の面記入出り回路に持載される前記入出りパッド はスタッガード構造とし、一方、前記半導体チップの 中央側の前記入出り回路に接続される前記入出りパッド は13 は21 によりの所に解意されまからにている。

【0013】このような構成では、半導体チャプ上に入 出り回路を2重に設けてあるのでドライバリミットが回 遊されている。また、周定線の入出力回路をスタッガー ド構造にすることによりパッドリミットが回避されてい る。したがって、チップサイズあたりのパッド数が増大 する。

【0014】また、本発明では上記構成において、前記中央側の入出力回路相互の間及び禁中央側の入出力回路に接続された前記入出力パット・相互の間にスペースが設けられてかった。前記周末側の入出力回路に接続された前記入出力パッド相互の間にもスペースが設けられており、これらのスペースは前記側縁側の入出力回路と前記半線体チップの中央部に設けられて素子とを接続するチャネルとなっている。このような構成により、チップ中央部における薬子と周縁側の入出力回路とを接続するチャネルが確保されている。

[0015]

【登明の実施の形態】以下、本念明の実施形態について 説明する。図1は本発明の一実施形態の半導体集積回路 装置に係る半導体チャプの人出力回路及び入出力バッド の配置を示した平面図である。この半導体チップ1の中 央部にはロジック回路部2が設けられ、入出力回路4、 10及び入出力バッド5、6、7を介してデータの入出 力を行う、半導体チップ1は、図9に示すように、フレ ーム24のステージ21上にダイボンディングされるな として搭載されている点や放射状にインナーリード23 が配置されている点等は上記税来の半導体集積回路装置 の場合と同様である。

【0016】図1において、半導体チップ1の辺に沿って周縁側に入出力回路10は密に並べられ、入出力回路

10に対してスタッガードにパッドの、アが配置されている。さらに、入出力回路4 及びパッドラが入出力回路 10よりらけ映像に設けられている。入出力回路4 及び パットラ同士は好いにある程度のスペースを設けて配置 されている。また、入出か四路4 に接続されびッドラ は1列に配置されている。図1の構造を分かり易くする ために一部か30を挟き出して30 で示す。ただし、 30 におかて配線度は音略している。

【0017】このように、半導体チップ1の辺に沿って 入出力回路1、10ほご理に配列され、かつ出力バッド ち、6、7は3 重に配列されている。尚、入出力回路は 湾数のトランジスタ等から成り、主に信号を出力する際 にその信号を安定に保持するための回路等であり、バッ 下から入力される信号に一定の処理をするための回路の 場合もある。

【0018】 図2に示すように、これらのバッド5、 6、7を軟体状に配置されているインナーリード23に ワイヤボンディングによって配線する場合、ワイヤ3 3メ・3×2は3層と3を したかって、平面図(図 9)としては、異なる例のハッドからのワイヤ3×、3 ェ、3×が5のに示すように一部交差するように見えて もワイヤ3×、3メ、32は互いに接触せず問題はな

【0019】ところが、このように3層に配縁されている半導体集積回路装置は、バッケージとしては厚みのあるものとなってしまう。その一方で、株毒電影等の小型の機器ではバッケージ厚の潜い半導体集積回路装置が使用されるか実情であり、これに対応すべく、バッケージ厚の潜へを以下の方法により行う。

【0020】図1に示すように、スタッガードに配置されているバッド6、7については、上述と同じくそれぞれ2重のアイヤタ×3なて電線を行う。そして、最も中央側に位置するバッド5については、例えば後述する図3のような方法でワイヤ3×が3×の間を扱くように適当な位置にバッド5及び6を配置することにより、ワイヤ3×、3ッを1層で配張することができる。

【0021】図3は図1における半導体チップ1の1辺を拡大した図であり、同図を用いて、入出カバッド5、6の配置位置をどのようにして決定しているかについて説明する。尚、図3においてここでの説明に関係のないバッドアや入出力回路4、11等(図1参照)は省略されている。

【0022】まず、2つのサポートバーで挟まれた複数のインナーリード23のうち辺のほぼ中心軸に配置され たインナーリード23 a と接続する入出力パッド6 a に いいでは、ワイヤ角がほぼ90°となる、外側の列×1 上の点点にパッド6 a の中央が位置するようにパッド6 a の配置位置を決定する。

【0023】次に、インナーリード23aのコーナー側 に隣接するインナーリード23bと接続されるパッド5 ねについては、バッド6 a とインナーリード2 3 a とを 接続するワイヤ3 a スの重報 b 1 の長さが所定の値とな る。内側の列2 2 上の点 B に、バッド 5 a の中央が位置 するようにバッド 5 a の配置位置を決定する

【0024】次に、インサーリード23bにコーナー側 で障接するインナーリード23cと接続されるパット わについては、バット5aとインナーリード23bとを 接続するワイヤ3bへの重線b2の長さが所定の値とな る、外側の例N1上の点でに、バッちbの中央が位置 するようにハッド6bの配置が固定を決定する。

【0025】このようにして、あるインナーリードに接続される入出力バッドの配置位置が決まると、そのインナーリードのコーナー側に関係するインナーリードに接続き続きな人出力バッドの配置位置が決まり、サホードバー22(図99間)に最も近いインナーリードに接続される入出力バッドの配置位置が最後に決定する。同様にして、同辺の残りの部分なび他の辺についてもバッドの配置位置が形成を使っていてもバッドの配置位置が表決を

【0026】このようにすることによって、ワイヤボン ディング作業に支障を来さない程度に密接にバッドを配 置することができ、しかも、インナーリードが放射状化 配置された一般的なフレームを用いる場合であっても、 図4に示すようにバッドら、アからのワイヤる、ス3ッ が同一層において交差することはない。したがって、ワイヤ3 X、3ッ、32については2層での配線ができ、バッケージ原を小さくすることが可能となる。

ハッノーン厚な小さ、3 6 こ 2かり取じなめ。 【0027】図1において、中央側の入出力回路4及び 入出力バッド5は、相互にある程度離れた位置に超列さ れ、その間にスペースが設けられているが、これは次の 理由による。分かり易きのため、例をあげて説明する と、半導体チップ1の中央にあるロジック回路部2のノットゲート15からある開機回り入出力回路への接続 は、図示するように入出力回路4 a と 4 b の間を通り、 きらにバッド5と6の間を通ってその入出力回路10に 別達するようになっている。

【0028】つまり、入出力回路4とバッドラの相互の間に設けられているスペースと、入出力バッド5と6の間に設けられているスペースは、ノットゲート15年の素子と周縁側のトランジスタ10とを接続するために設けられたチャネルといえる。尚、120日では電源やグランド等の配線服务が中央側の上力自路40万上で一部省略されているが、実際には周縁側の入出力回路10の上の監線層9と同じく、配線層8は入出力回路4の上に全体的に振られている。

【0029】以上説明したように、本実絶形態では、局 線側の入出力回路10ではパッド6、7がメタッガード に配置されているので上述のバッドリミットの問題が回 避されている。また、入出力回路4、10が2重に配列 されているので上述のドライバリミットの問題も同時に 回避されている 【0030】したがって、チッフサイズをハッド数で割った途としてのバッドビッチについて上記従来の1列に いッドを配置した中海体チップ(関フ)と比較すると、 本実施形態のバッドビッチは上記従来の半導体チップ (図7)のバッドビッチは上記従来の半導体チップ う。ある特定のチップサイズに対しては本実施形態の方 がハッド数かないということである。

【0031】・方で、木実施邪機では、2重に入出力回路4、10を設けているのでロジック回路部2の面積が かさくたる、そのため、本実施邪徳ではゲート数のおい 大規模回路には不向きな面があるが、中規模以下の回路 なは必要なバット裁が多くもチップサイズを小さくした ままで構成できる。これにより、半導体集積回路装置は 低コストになるなどのきかめてすぐれた効果がある。

【0032】ところで、図2又は図4に示すように、ワイヤ3×、3×、3×か3層又は2層は張られているため、あるワイヤが他のワイセを接触してしまう危険性がある。そこで、被機ワイヤを用いてワイヤボンディンを行うと、多少ワイヤ同士が接触しても電気的な絶縁が確保されるので、さらに信頼性の高い半導体集積回路装置が得られる。

【0033】尚、中央側の入出力回路4(図1参照)について入出力パッド5をスタッカード構造として、4列のパッド配置としてもよい、又はそれ以上の列を設けた配置としてもよい。インナーリードについても放射状に限らず、ワイヤ角がどれもほぼ30°となるようにチッアの近に対して直角となる内含にイントーリードと平行に並べてもよい。ただし、この場合では、ワイヤ間の間路が全体的に狭くなりワイヤボンディングでは配線が困難となるだろう。

【0034】本実施形態では、パッドとインナーリード との接続はワイヤボンディングを例にとって説明した が、本発明はこれに限るものでなく、パンプによる接続 方法を用いたTAB(Tape Automated Bonding)、BG A (Ball Grid Array)やCSP(Chip Size Package) 又はフリップチップ実装のプリント基板でも有効であ る

[0035]

【発明の効果】以上説明したように木発明によれば、半 導体キップの辺に入出力回路が2重に配列され、チップ 周縁側の入出力回路についてはスタッガードに入出力パ ッドが設けられているので、チップサイズの拡大をとも なうことなく多数のパッドを設けることができる。

【0036】また、本発明では、中央側のトランジスタ やパッド等の間にスペースを設けるように中央側の出力 トランジスタ及び入出力パッドを配置しているので、チ ップ中央側の素子と周徐剛の入出力回路とを接続するた めのチャネルが確保されている。

【0037】また、ワイヤボンディングでパッドとイン ナーリードを接続することができ、パッド位置の決め方 によってはワイヤを2層にして配線を行うことも可能で ある これにより、半導体集積回路装置のパッケージ厚 を小さくすることができる

【図面の簡単な説明】 【図1】 本発明の一実施形態の半導体集積回路装置に

【図1】 不発力の一大能が思って存体を構画数表面に 係る半導体チップの要部平面図 【図2】 その半導体集積回路表置のワイヤボンディン

グの一例を示す要都側面図 【図3】 その半導体集積回路装置のワイヤボンディン

グの別例を示す部分拡大図 【図4】 図3に示す半導体集積回路装置の要部側面

図 【図5】 従来のスタッガード構造を有する半導体集積

回路装置の一部平面図 【図6】 その半導体息積回路装置の要部側面図。

【図7】 従来の1列にハッド配した半導体集積回路装

置の一部平面図

【図8】 その半導体集積回路装置の要都側面図。

【図9】 フレームにインナーリードが放射状に配置されていることを示す図

【符号の説明】

1 半導体チップ

2 ロジック回路部

3 ワイヤ

4 入出力回路

5~7 人出カバッド 10 入出カ回路


21 ステージ

21 ステーシ 22 サホートバー


23 1>+-U-F

24 71-4


[[3]1]



[2]2]




[図3]




[24]









[26]



[27]



[28]



【図9】

